

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63304229 A

(43) Date of publication of application: 12.12.88

(51) Int. CI

G02F 1/133

(21) Application number: 62140386

(22) Date of filing: 04.06.87

(71) Applicant:

SEIKO EPSON CORP

(72) Inventor:

UCHIDA MASAHIDE MURATA MASAMI

(54) DRIVING CIRCUIT FOR LIQUID CRYSTAL PANEL


(57) Abstract:


PURPOSE: To obtain a driving means best suited for a large-capacity display of a low bit gradation number by constituting a titled circuit of shift registers, a latch A circuit of K bit parallel, a latch B circuit which simultaneously latches the data thereof, and analog switch groups for selecting one among gradation signals, etc.

CONSTITUTION: This circuit is constituted of the shift registers 21 of the number of M-stages in the number of source lines, the latch A circuit 22 which latches K bits of the data controlled by the output of the respective stages of the shift registers 21 in parallel, the latch B circuit 23 which simultaneously latches the data of the circuit 22, a decoder 24 and analog switch groups 26 which select 2K pieces of the voltages inputted from the outside by K bits of the latched data, as well as a level shifter 25 which matches the logic levels of the decoder 24 and the analog switches 26 (L, M, K are positive integers). The optimum means for driving the display which displays a large volume of digital information and makes the gradation display of a

relatively low bit number is thereby obtd.

COPYRIGHT: (C)1988,JPO&Japio





⑩ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-304229

@Int Cl.4

識別記号

厅内整理番号

@公開 昭和63年(1988)12月12日

G 02 F 1/133 3 3 2

8708-2H

発明の数 1

匈発明の名称 液晶パネルの駆動回路

> 创特 昭62-140386

29出 阋 昭62(1987)6月4日

発の 明 者 内 \blacksquare 雅 秀 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

未請求

会社内:

(T) # 明 雅 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

外1名

印出 阴 セイコーエプソン株式 東京都新宿区西新宿2丁目4番1号

審査請求

会社

弁理士 段 上 20代 理 人 務

1. 発明の名称

液晶パキルの型効回路

2. 特許請求の範囲

Mi本のソース放とN本のゲート報を設け(M、 N[®]は正複数)、各交点に1つの理路トランクスタ (以下に丁FTと略す) 国素電極を形成した、い わゆるアクティブマトリックス方式の液晶ペネル . の区助回路において、ソース線数Mの良数のシァ トレジスタ、蚊シフトレジスタの各段の出力によ って削御されるKヒットのデータを並列にラッチ する回路(Kは正整数)、ほラッチ回路のデータ を一括でラッチするラッチ国路、蚊Kピットのラ 松チデータによって外ばから入力された25 個の 歌圧を選択するデコーダとアナログスイッチ 群及 びはデコーダとはアナログスイッチのロジックレ ベルを合わせる記念が必然がある様成されること 参符放とする液晶パキルの駆動回路。

3. 発明の詳細な説明

(庭業上の利用分野)

本列明はTFT素子を使う、いわゆるアクティ ブマトリックス液晶ペネルの駆動回路に関す

TFTを用いた、いわゆるアクティブマト クス方式の波晶パネルはポケットTV用のディス プレイとして商品化が図られた。すなわち、 は、西面サイズは2インチで回煮数は破240× 級220程度のビデオ信号入力のディスプレイで あった。このようなディスプレイには、アナログ のビデオ信号を直接パネルに供給するアナログ点 肌次やアナログ線膜次などの風動方式が採用され 第2回は鬼在、主に採用されているア ナログ放販次方式の区動のペネルブロック図であ X ドライバー1、 Y ドライバー2、アクティ ブマトリックスペネル3から構成されている。X ドライバーは更にM段のシフトレジスタ4、2段 Mケのサンブルホールド回路群5及び6から成っ

特開昭63-304229(2)

Y ドライベー 2 は N 取 の シ フ ト レ ジ ス タ 1 3 と 各 取 の 出 力 に 権 が れ た N ケ の ベ ゥ フ ァ ア ン ブ 1 4 か ら 栩 成 さ れ て い る。 ま た 、 各 ベ ゥ フ ァ ア ン ブ 1 4 の 出 力 は ゲ ー ト 線 1 8 に 継 が れ て い る。

アクティブマトリックスパネル3は経方向に走

一本のゲート線18が選択されているドラインのゲート線18が選択されているドラインの間にはXSPが15元とは、XCLによりリスク4の内を転送される。この時、シフトレンスクの各段の出力により、サーされる。1日日のより、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サーンでは、サージをは、サーンをは、サーンをは、サージをは、サージをは、サーンをは

(発明が解決しようとする問題点)

しかし、 耐述の従来技術では、より大容量で、 比較的低ピットの階調表示が要求される用途に使 う場合には程々の問題点が発生する。ここでは、

さらに、表示されるデータの処理がデジタル的に 行なわれ、数終的にビデオRAM(RAMはラン タムアクセスメモリーの略、以下にVRAMと略 す)に保存されたデジタルのデータで表示を行な う形式のシステムについての問題点をあげる。

大容哉ディスプレイの場合には、適面サイズも5~8インチ以上、12~14インチ程度まで考えられるが、商面が大型化すると必然的に商器数6地やす必要がある。いま、機の西景数 M 級の商器数 N のディスプレイをリフレッシュ 周波数 「 和 出 で表示する時の 1 水平走空期間(以下に 1 出版間と呼ぶ) T 、 n は次の式で表わされる。

T , n = 1 / (N × f x) (sec) 従って、すべての X ドライベーをカスケードに 扱いで単相のクロックでデータをサンブリングす る時のクロック周波数 f c L

fc L = M / T 1 H

= M × N × f a (H i) となる。例えば、M = 1 0 0 0 、N = 1 0 0 0 、 リフレッシュ周波数 f a = 1 0 0 (H i) とする 第 3 図は、上にの 並 列 人力方式を は 川 し、 X を け オ イ バーに 2 個 の で ナ ロ グ 終 順 八 カ す る 方 式 の デ ィ ス フ レ イ シ ス テ ロ タ ク ロ で 入 か す る 。 ア ナ ロ が は 税 さ れ、 A と ら の ア ナ ロ が は 税 さ れ、 A と ド ラ イ バーの ビ ア オ 入 力 婦 子 に は 、 V R A M 1 、 2 か ら の ア ナ の グ ア オ 入 力 婦 子 に は 、 V R A M 1 、 2 か ら の で タ ク の で タ ク の で ア ナ ロ が と が つ で り し と 変 換 す る た め の D イ A 変 点 に 変 換 、 ア ナ ロ が ド ラ イ バーに は の 必 要 な ク ロ ァ ク 等 は 入 力 さ れ る が 、 こ で は ぬ の 必 要 な ク ロ ァ ク 等 は 入 力 さ れ る が 、 こ で

特開昭63-304229(3)

は、関係には、関係ないのでおく。 また、 パネルには マドゥイベー 2 がほ応されている。 このような 伝 成を保用した場合でも、 DノA 変換器の助作 スピードは高速が要求される。 また、 2 つのDノA 変換器の プナログ出力の間の オフセット 原圧が発生するとパネルの右半分と左半分のコントラスト が異なり境界の部分に接線が生ずることが考えられる。

そこで、本気明はこのような問題点を解決する6ので目的とするところは、大容量のデジタル情報を表示するディスプレイで、比較的低ピット数の階調表示を行なうディスプレイを駆動する最適な平段を提供することにある。

(問題点を解決するための手段)

本発明の液晶パキルの駆動回路は、M本のソースねと、N本のゲート線を設け (M、Nは正整致)、各交点に1つの即限トランジスタ 画素低極を形成した、いわゆるアクティブマトリックス方式の液晶パネルの駆動回路において、 ソース線数、Mの段数のソフトレジスタ、 はソフトレジ

(奥雄例)

群26から構成されている。 ここで、ラッチA 回路22及びラッチB回路23の各段の内部には ハーフラッチ27及び28がおのおの4ケずつ図 のように接続されている。従って、ファチA回路 22の各段は、該当するシフトレジスタ21の段 の出力なり(。は1~Mの整数)に同期して、4 ビットのPD1~PD4を取り込む。 にして、ラッチされたデータは一括してラッチバ ルスLCLでラッチB回路23に取り込まれる。 ラッチ B 回路 2 3 にラッチされたデータは各段ご と、デコーダ24によりデコードされる。 表1に はデコーダの4つの入力DI1~DI4とデコー グの18ヶの出力D00~D015の真理値表と この町のドライバの出力、丘がまとめてある。即 ち、D | l ~ D | 4のデータにより、D O 1 ~ D 0 1 5 のうちのしつが選択され、レベルシフタ2°・ 5 を介して、16ケのアナログスイッチ群26の 内の1つが選択され、これに該当する18ケの液 品 BL 助の 陪 顧 レ ベル G S V O ~ G S V I 5 の 内の 1つがドライバーの出力としてソース収15へ供

給されるのである。

表 1

		ドライベ出力電圧															
			C	G	G	G	G	G	Ġ	G	G	G	G	G	G	G	G
		s	s	s	s	s	s	s	s	s	s	s	s	s	s	s	s
		V	v	V	V	v	٧	v	V	ν	v	v	v	V	v	v	V
		0	1	2	3	4	5	8	7	8	9	10	11	12	13	14	15
7	DII	b	1	b	1	<u>b</u>	L	o	1	<u>b</u>	1	0	1	b	1	0	1
9	D 12	þ	p	1	1	b	0	1	ı	þ.	D	1	1	0	þ	1	1
17	D 13	þ	D	D	þ	1		1		b	0	<u>p</u>	0	1	1	1	1
ダカ	D14	þ	þ	b	b	þ	9	b	þ	1	1		1	ſ	1	i	1
	D00	1	0	D	0	0	9	b	o	D	9	D	b	þ	þ	þ	þ
プ	DOL	þ	1	D	þ	þ	0	þ	0	p	þ	þ	p	D	þ	þ	þ
7	D 0 2	þ	0	1	þ	0	0	b	b	b	9	þ	0	þ	þ	<u>b</u>	b
ţ	DOS	þ	p	þ	ı	þ	b	b	0	þ	b	þ	D	þ	b	þ	b
4.	D 04	þ	þ	0	þ	1	اء	þ	0	0	þ	þ	0	D	þ	þ	0
•	D 05	þ	þ	0	0	b	٠.	D	۵	0	5	b	0	D	þ	b	0
出	D 08	þ	þ	0	5	b	0	ı.	0	b	b	þ	0	þ	þ	þ	p
カ	D 07	b	þ	0	þ	b	0	p	ı	p	6	þ	6	þ	þ	þ	þ
	DOS	Ъ	b	D	b	6	b	b	0	1	Б	þ	D	b	b	b	D

 	_	_	_	_	~	_	-	~	_	_	, -	_	~	_	_	~
D 0 9	_ <u>b</u>	þ	þ	þ	þ	þ	þ	þ	p	1	þ	þ	þ	þ	þ	þ
D 0 1	0 b	D	b	þ	þ	þ	þ	þ	þ	þ	1	þ	þ	þ	0	b
001	ı þ	o	þ	þ	0	b	þ	b	b	b	þ	1	þ	þ	D	b
001	2 D	þ	þ	þ	þ	þ	þ	D	b	þ	þ	þ	1	þ	þ	b
0	3 D	0	þ	þ	0	þ	þ	0	þ	b	þ	0	þ	1	þ	þ
001	4 D	þ	þ	þ	D	þ	þ	þ	þ	þ	þ	b	þ	þ	1	þ
001	5 p	þ	þ	þ	D	þ	þ	þ	þ	þ	þ	D.	þ	b	þ	1

により選択して出力する方式とすることにより、 入力をデジタル信号、出力をアナログ信号とする ことが可能となり、各種のデジタル信号処理シス テムとのインターフェースが容易になる。また、 アナログ線順次とD/A 変換の必要性及び、オフセット電圧の調整の必要もなくなる。

段 終 的 に は 、 比 校 的 、 低 ビ ァ ト 階 国 数 の 大 容 量 デ ィ ス ブ レ イ に 最 適 な 圏 動 手 段 が 提 供 さ れ る。 こ の よ う な 用 途 は 、 ベ ソ コ ン 等 の 糖 来 の デ ィ ス ブ レ イ 、 各 種 計 器 類 の デ ィ ス ブ レ イ と し で 非 常 に 大 き な 応 用 が 見 込 め る も の で あ る。

4. 図面の簡単な説明

第1図……本発明の液晶パネルの区跡回路のブロック図。

- 21 シフトレジスタ
- 2 2 ··· ケッチ A 回路
- 2 3 ··· ·· # . B
- 2 4 7 = 7

前記デコーダ 2 4、前記レベルシフ 9 2 5、前記 アナログスイッチ 2 6 をかいし、アナログ化された 放終的 4 出力 0 が 4 2 である。信号中の 1 は 1 行目のデータを意味する。

(発明の効果)

以上述べた様に、本勢明はアクティブマトリックス方式の液晶パネルの駆動回路において、メドライベー回路を入力されたデジタル信号をデュードし、このデュード出力により、外部から入力された各階調レベル電圧の1つをアナログスイッチ

- 25 レベルソフタ
- 28 ナ ロ グ ス イ ッ チ


第2回……アナログ規模次駆動回路のブロック図。

- : 1 ··· ·· X × 5 イ ベ -
 - 2 Y F 7 1 M .
 - 3 ……アクティブマトリックスパネル
 - 4 9 7 1 9 7 8 9
 - 5. 6 ... サンブルホルダ
 - 7, 10 7 + 0 / 2 / 7 +
 - 8. 11 > 2724
 - 9, 12 , , , , , , ,
 - 13 47 1 2 2 2 9
 - 14 パッファアンプ
 - 1 5 … … ソース収
 - 16……ゲート線
 - 17…… 西 柔 ト ラ ン ジ ス タ
 - 18 # 18 16
 - 19 … … 共到電極


特別昭63-304229(5)


1.


```
羽 3 図 ··· ·· アナログ 粒 類 次 屈 動 回 路 と D / A 変
偽器を組合せた液晶駆動システムの1例のブロッ
   20 ······ D / A 宏语器
 第4図……第1図の度動タイミング図
   29 ···· クロック信号 (XCL) (1)
   30 ······ スタートバルス (XSP) (1)
   3 1 ··· ·· データ入力信号(PD1~4)
          (1)
   3 2 …... シフトレジスタ1段目出力(Q。)
   3 3 ... ...
                              (Q,)
   3 4 ... ...
                              (Q,)
   3 5 ... ...
                              (Q<sub>N</sub>)
   3 6 ··· ·· ラッチA回路1 致目出力信号(QA
                               ĊQ,
   3 8 ... ...
   3 9 ... ...
                               ( Q .
```



-191-







第4四